안녕하세요.
담당 매니저 김수민입니다.
담당 매니저 김수민입니다.
기간제(상주) 프로젝트 희망 근무 시작일을
등록해 주시면, 파트너님의 일정에 맞는
적합한 프로젝트를 추천해 드려요.
등록해 주시면, 파트너님의 일정에 맞는
적합한 프로젝트를 추천해 드려요.
외주등록 일자 2023.12.19.
개발
임베디드
기타(IT 서비스 구축)
예상 금액
100,000,000원
금액 조율 가능
예상 기간
180일
지원자 수
8명
모집 마감일
2024년 01월 02일
프로젝트 문의 2
pa******
클라이언트@jeonghe9전체 진행은 협의를 통하여 스펙을 확정하고 진행하면 됩니다. 설계 가이드라고 하시면 어느정도수준을 말씀하시는 걸까요?
@pa******스펙 확정 과정이 있다고 하니, 그 진행 중에 세부 설계 내용은 협의할 수 있을 것 같습니다.
- 저희가 이 과제를 진행할 수 있는지 검토하기 위하여 우선 기능별 블럭도 정도는 필요해 보입니다.
- 그리고 DAC와 ADC는 검토된 IC가 있다면 그 정보도 부탁 드립니다.
- FPGA가 결과값을 저장하는 메모리는 크기를 어느정도로 예상하나요?
- 결과 값 전달을 USB 또는 Ethernet을 생각하시는 것 같은데 그렇다면 FPGA와 호스트 중간에 USB 또는 이더넷 프로토콜을 처리할 수 있는 별도의 MCU를 고려하시나요? Core를 내장한 FPGA를 고려해야 하나요?
pa******
클라이언트@jeonghe9블럭도는 설계를 어떻게 하느냐에 따라 변경될 수 있지만 기본 블럭도는 차후 업데이트 하도록 하겠습니다.
DAC는 16bit, ADC는 16 ~ 24Bit 정도의 분해능이면 될 거 같습니다.
FPGA는 Core를 내장한 FPGA를 사용하여 usb 또는 ethernet통신으로 정하신 프로토콜로 전송 하면 되고
Core가 없는 FPGA를 사용해서 구현가능하셔도 문제 없습니다.
@pa******ADC에 대해서 질문 드린 것은 24bit 50Msps가 너무 고해상도 고속이라 질문 드렸습니다. 잠깐 계산해도 24bit x 50Msps = 1.2Gbit/s의 Data가 발생합니다.
pa******
클라이언트@jeonghe950M은 최대 스펙을 적었습니다 협의 가능합니다
1. 공지된 FPGA 기능 항목 개발 항목 이외의 요인(예: Laser의 출력, 반응 속도, PD의 잡음레벨, 서미스터의 정밀도가 +/- 오차율 0.002에 미달) 으로 성능에 미달하는 경우에도 잔금지급이 안되는것일까요?
2. 요구 시스템을 실비 제외 전액 자비로 지출하여 시스템을 개발하고, HW 회로도, BOM, SW 소스 코드 등 일체 양산 자료 이관 후, 이관된 양산 자료를 사용해서 외주 제3의 업체에서 보드 제작 후에 외주 제3의 업체의 귀책이나 실수로 보드 성능에 이상이 있어도 잔금지급이 안되는것일까요?
pa******
클라이언트@making1. laser출력이나 반응 속도는 크게 문제가 되지 않았고
PD의 잡음레벨을 줄이기 위해서 여러가지 필터를 적용해야 합니다.
필터 적용하여 성능이 안나오면 프로젝트 진행이 안되겠죠.
서미스터의 정밀도는 소수점 2자리 정도면 될거 같습니다.
2. 외주 제3자의 귀책이나 실수로 판정되면 다시 결정할 사항인거 같습니다.
개발
웹 외 3개
데이터 분석ㆍBI 외 2개
개발
웹 외 2개
데이터 분석ㆍBI 외 2개
개발
임베디드
기타
개발
임베디드
기타
개발
웹 외 5개
기타
예상 금액
예상 기간
발주처에서 시스템(보드, FPGA 및 F/W) 상위 설계에 가이드를 해 줄 수 있는지 궁금합니다.