FPGA(Xilinx) MPSoC 이더넷 구현

개발

임베디드기타

기타

예상 금액

15,000,000원

금액 조율 가능

예상 기간

30일

기간 조율 가능

지원자 수

5명

모집 마감일

2025년 09월 18일

예상 시작일

2025년 09월 15일

진행 분류

기획 상태

프로젝트 경험

협업 예정 인력

우선 순위

업무 내용

프로젝트 개요
- 이번 프로젝트는 기존 FPGA(XCZU7EV-2FBVB900I)에 구현되어 있는 기가비트 이더넷 (8채널) 시스템을 EF-DI-TEMAC-SITE IP 로 리뉴얼하는 것입니다.

진행 일정 :
- 착수 후 30일 이내 완료가 필수입니다. ( 일정 준수가 가장 중요한 프로젝트입니다. )

프로젝트의 현재 상황 :