
등록 일자 2019.11.08.
개발
임베디드
분야 미입력
예상 금액
30,000,000원
예상 기간
60일
지원자 수
5명
모집 마감일
2019년 11월 14일
프로젝트 문의 7

kk******
클라이언트1. 정상동작 확인 완료된 상황입니다.
2. 회로도 제공됩니다.
3. 주간미팅은 굳이 방문할 필요 없습니다.
중간 진행사항 체크만 가능하면 어떤 형태든 상관없습니다.
저희가 갈 수도 있고, 유선상으로 해결할 수 있으면 유선상으로도 가능합니다.
사실 개발이 끝난 상황인데, 계약 문제로 기능추가에 어려움이 있어 일하실 분을 찾는 중입니다.
비밀 댓글입니다.
비밀 댓글입니다.
비밀 댓글입니다.
비밀 댓글입니다.

kk******
클라이언트제가 파악하기로는 기존 NIOS 기반의 CPU를 내장한 Altera FPGA에서 Verilog 구현된 기존 설계 자료를 제공해 주시면 저희가 위에 나열된 기능을 추가하여 Altera 프로젝트를 만들어서 개발하는것인지요?
==> 네 맞습니다.
현재 설계된 Altera FPGA 파트를 알려주실수 있으신지요?
==> Cyclone V, 5CGXFC9E6F35C7N 입니다.
개발
웹 외 2개
홈페이지ㆍ게시판 외 2개
기획
임베디드
기술 자문ㆍ가이드
개발
임베디드
기타
개발
임베디드
관제ㆍ모니터링 외 1개
개발
임베디드
기타(IT 서비스 구축)
비밀 댓글입니다.