FPGA 보드를 이용한 패킷 I/O 예제 개발

ts******

클라이언트

저희가 FPGA를 잘 몰라서 위시켓과 상의해 금액과 기간을 잡았습니다. 당연히 금액과 기간 조정은 가능합니다.

비밀 댓글입니다.

비밀 댓글입니다.

ts******

클라이언트

용도는 저희가 속성으로 FPGA를 활용한 이더넷 통신을 배우는 것입니다.

PS를 사용하면 안 되는 이유는 추후에 극단적으로 빠른 응답시간을 보장하기 위해서입니다. 따라서 PL에서 직접 패킷 처리를 하기 원합니다.

크기, 비용, Power 소모 제한 없습니다. 애초 예제 수준의 코드가 동작하는 것을 확인하는 것이 목적입니다.

데이터 처리 관련한 소프트웨어 처리 부분은 무엇을 말씀하시는지요?

비밀 댓글입니다.

ts******

클라이언트

아뇨, Ethernet 통신이 되는 것만 보여주시면 되고, Ethernet 통신중에서 가장 단순한 통신 프로토콜이 ARP입니다. 가능한 많은 부분을 HLS로 했으면 좋겠지만, 그 것이 안 된다면 패킷 I/O는 Verilog로, 패킷의 내용 수정은 HLS로 했으면 좋겠습니다. ARP로 구현할 때 주소는 hard coding해도 괜찮습니다.

ts******

클라이언트

반복되는 질문들이 있어서 정리합니다.

Phy 구현 여부 -> Phy는 시중에 있는걸 그냥 사서 사용할 예정입니다. 예를 들면 아래
주소와 같은 것을 선택할 수 있습니다.
https://www.analog.com/media/en/reference-design-documentation/reference-designs/cn0506.pdf
보드 구매 -> 저희가 구매해서 개발 기간 동안 사용할 수 있도록 보내드릴 예정입니다.
이더넷 속도 -> 가능하면 1Gbps 이상이었으면 좋겠습니다.
Phy 인터페이스 -> GMII 또는 RGMII를 선호합니다.
네트워크 스택 -> 패킷 I/O만 보면 되는데 가장 단순한 네트워크 프로토콜은 ARP 입니다. FPGA에서 고정 주소를 넣어 놓고 PC에서 arping 유틸리티를 이용해 ARP ping을 보내면 테스트 가능합니다.
ARP -> Ethernet 위에 ARP가 올라가는데 구조는 아주 단순합니다. 패킷 I/O를 보는 것이 목적이기 때문에 주소는 hard coding해도 괜찮습니다.
Verilog/HLS -> RGMII 또는 GMII 부분은 Verilog로 하고, Ethernet과 MAC의 패킷을 조작하는 부분(메모리 조작)은 HLS로 하길 원합니다.
기술지원 -> 저희가 Xilinx 툴도 설치를 못 한 상태입니다. 툴 설치, 코드 업로드, arping으로 통신하는 것까지 이메일/전화/원격접속 등으로 Q&A 해주시면 됩니다.
개발보드 -> Zybo 보드를 가지고 있는데 여기에 Phy를 붙여서 사용하고 싶습니다.
PS가 아닌 PL에서 패킷 I/O를 하는 이유 -> 빠른 latency를 보장해야해서 PL에서 패킷을 직접 처리해야합니다.
비용/기간 -> 일단 위시켓과 상의하여 비용과 기간을 정했는데 FPGA 전문가님의 의견을 반영하여 조정 가능합니다.