안녕하세요.
담당 매니저 김수민입니다.
기간제(상주) 프로젝트 희망 근무 시작일을
등록해 주시면, 파트너님의 일정에 맞는
적합한 프로젝트를 추천해 드려요.
모집 마감
외주

등록 일자 2023.05.04.

Xilinx FPGA 를 이용한 HDMI 구현

개발

임베디드

기타(IT 서비스 구축)

예상 금액

25,000,000원

금액 조율 가능

예상 기간

90일

기간 조율 가능

지원자 수

5명

모집 마감일

2023년 05월 18일

예상 시작일

2023년 06월 05일

진행 분류

기획 상태

프로젝트 경험

협업 예정 인력

우선 순위

업무 내용

프로젝트 개요 :
- Xilinx FPGA 를 이용한 HDMI 구현

진행 일정 :
- 6월초 시작 ~ 3개월 내 개발/테스트 완료

프로젝트의 현재 상황 :

사전 검증 질문

지원서 작성시 클라이언트의 질문에 답변해 주세요.

미팅

사전 미팅 방식

진행 중 미팅

클라이언트 위치

대전광역시 유성구

프로젝트 문의 4

비밀 댓글입니다.

2023.05.04. 오후 18:05

비밀 댓글입니다.

2023.05.04. 오후 18:07

br******

Full HD 까지 지원해야 합니다.

2023.05.04. 오후 18:07

비밀 댓글입니다.

2023.05.04. 오후 19:22

비밀 댓글입니다.

2023.05.04. 오후 21:32

포트폴리오에서 볼수있듯이 SoC(FPGA+ARM_CPU) 로직개발 전문기업입니다.
요구사항으로 보아 HDMI 요구사항은 명확한 것 같으나,

Zynq SoC의 "PL 단에서 처리된 data 를 PS단으로 전달할 수 있는 interconnection 구현"에 있어서
AXI(Advanced eXtensible Interface)를 사용하여야 하는데 AXI에는
1. 메모리 맵 전송 방식인 AXI4(싸이클당 256 데이터 Burst 전송)
2. AXI4-Lite(싱글 데이터 Burst)
3. 메모리 맵방식이 아닌 Master-Slave전송 (DMA유사) 방식인 AXI-Stream이 있습니다.

언급하신 EF-DI-HDMI-SITE IP코어의 메뉴얼 PG235 페이지 10에서 HDMI Tx SS 블럭 구성도를 보면, 일반적으로 외부 장치(카메라)와 연결시는 로직 PL에서 AXI video stream을 사용함을 알수 있습니다.
(개발하고자 하는 비디오 방식은 AXI4-Stream Video Interface으로 생각되지만, 확인차 질문드리면 Native Video Interface방식은 아니지요?)

메뉴얼 12패이지에서, AXI4-Lite 버스 인터페이스는 CPU 인터페이스로 사용되며, Zynq UltraScale+ MPSoC 프로세서와 연결되며, CPU 프로세서는 소프트웨어 액세스로 서브시스템 내 각각의 서브 모듈에 액세스하고 제어 가능하다.
그러나, CPU 소프트웨어에서 레지스터로 서브 모듈에 직접 엑세스는 안된다. HDMI TX SS 디바이스 드라이버 API 기능을 사용하여 구현하고 AXI4-Lite 슬라이브 인터페이스로 싱글 데이터 읽기/쓰기(버스트 전송 안됨).

CPU(PS) 인터페이스를 통하여 프로세서 코어에 의하여 선정된 비디오 포맷에 따라 HDMI TX SS는 비디오 스트림을 HDMI스트림을 변환한다. 그리고 CPU 프로그램에서 HDMI 데이터를 READ/WRITE하기 위해서는 AXI4-Lite 슬라이브 전송 방식을 사용한다.

"PL 단에서 처리된 data를 PS단으로 전달할 수 있는 interconnection 구현" 표현으로는 PG351메뉴얼의 HDMI RX SS를 의미하는 것 같은데 정확히 구분이 안되네요? 또한 비디오 입력 및 출력은 비디오 데이터를 C구조체 HDMIC_AVI_InfoFrame에 넣어서 HDMI RX/TX SS코어에 AXI-Stream 방식으로 받고 보내는 데요.

2023.05.07. 오후 13:11

비밀 댓글입니다.

2023.05.08. 오후 17:27

@br******Mouser 전자부품구매 싸이트에서 구매하여 제공하실 IP Core를 25,439,682원(Mouser번호 217-EF-DI-HDMI-SITE)에 판매하고 있는 데요. 만약 PL에서 HDMI PHY(장치입력)으로 로직으로 VIDEO 데이터 만들어 PS단에 전송하는 경우는 EF-DI-HDMI-SITE가 필요없습니다. 다만 HDMI RX SS의 IP코어는 무료로 사용할 수 있는지 확인이 필요합니다 (제가 알기로는 무료인것 같은데 오래전에 사용해서 지금은 알수 없습니다). 기본(마스터) CLOCK (발진기 입력단자)의 주파수를 PLL로 400배까지 주파수 채배가 가능하므로 원하는 속도에 맞추어 개발하여 드리므로 걱정을 안하셔도 됩니다 (원하는 속도는 PS 즉 ARM CPU의 Clock 속도와 PL단 로직의 Latency값에 마추어 개발합니다.)

2023.05.08. 오후 18:23

모집 중인 다른 프로젝트

예상 금액3,500,000원
예상 기간7일

개발

임베디드

기타 외 1개

📔외주
충청남도 천안시 서북구
·  등록일자 2024.04.05.
예상 금액25,000,000원
예상 기간90일

개발

임베디드

병원ㆍ헬스케어

📔외주
QtqmlC++
서울특별시 성동구
·  등록일자 2024.04.11.
예상 금액10,000,000원
예상 기간60일

개발

임베디드

IoTㆍ블루투스

📔외주
서울특별시 광진구
·  등록일자 2024.04.12.
예상 금액9,000,000원
예상 기간4일

개발

임베디드

네트워크ㆍ서버 운영

📔외주
경기도 화성시
·  등록일자 2024.04.18.
프로젝트 지원하기
로그인하여 편리하게 이용하세요!
내 프로젝트의
적정 견적이 궁금하신가요?
등록 후 상담받기
비슷한 내용으로 상담받기
Xilinx FPGA 를 이용한 HDMI 구현
예상 금액
25,000,000원
예상 기간
90일
프로젝트 개요 : - Xilinx FPGA 를 이용한 HDMI 구현 진행 일정 : - 6월초 시작 ~ 3개월 내 개발/테스트 완료 프로젝트의 현재 상황 : ...
등록한 프로젝트는 바로 공개되지 않으며, [검수 중] 메뉴에서 수정가능합니다.